论文部分内容阅读
本文首先提出了一种可变分数延时宽带数字滤波器的优化设计方法.这种方法先采用内插的方法提高采样率,降低信号的归一化带宽,然后采用Farrow结构来实现分数延时,最后通过抽取恢复信号的初始采样率.其实现形式采用基于多相滤波的级联结构,使得内插和抽取相互抵消,从而降低了滤波器的阶数,提高了运算效率.然后采用基于FPGA的并行分布式算法,设计了利用器件的结构特点以及与器件特性独立的两种方法,在时域实现了高速、高阶的宽带分数延时滤波器,并在AItcra的EP1S20器件上进行了仿真验证,最高工作频率分别为184MHz和119MHz.