论文部分内容阅读
电子工业不断发展,对微系统的功能密度和性能要求不断提高,为顺应摩尔定律的增长趋势,芯片技术越来越向着小型化和高性能方向发展,因此越来越需要三维集成方案,在此推动下,穿透硅通孔技术(TSV)应运而生,成为三维集成、芯片级和晶圆级封装的关键技术之一。TSV技术是通过在芯片与芯片之间、晶圆与晶圆之间作垂直互连,是实现芯片之间互连的最新技术。三维封装与传统封装相比有特殊的优势,TSV能够使三维方向堆叠密度最大,因此使得互连长度大大减小,电性能大大提高3D堆叠芯片极薄,可以小到50~100 um,非常容易产生裂纹,由于三维结构的复杂性和尺寸的微化,使得TSV技术变得非常的复杂。然而许多关于TSV的研究只是在初期阶段,因此采用有限元方法模拟三维封装结构显得尤为重要。在电子封装中焊点起着支撑和连接作用,但是由于不同材料间热膨胀系数的不匹配引起了各种失效,使其成为阻碍电子封装发展的短板。据统计55%的失效由温度载荷引起,本文基于有限元模拟软件ANSYS,芯片发热载荷和热循环载荷被使用,为了研究TSV铜柱应力情况,首先采用一组合适的参数模拟其应力,然后以铜柱最大等效应力为响应对其进行结构优化,通过使用统计软件MINITAB和田口正交试验方法去分析铜柱高度、间距、直径对铜柱等效应力的影响。通过一组合适的参数模拟发现,铜柱最大等效应力分布在外侧拐角与底部接触位置。采用正交试验方法发现铜柱直径对其应力的影响最大,铜柱高度、铜柱间距影响相对较小。通过均值主效应图发现,芯片发热载荷下铜柱等效应力随着铜柱高度、间距、直径的增大而较小,因此在选定参数范围内铜柱存在最小应力值。在热循环载荷下铜柱等效应力随着铜柱高度和直径的增大保持一个非线性趋势,铜柱等效应力随着铜柱间距的增大而减小。本文也研究了X、Y、Z三个方向振动情况下铜柱的应力情况,研究发现铜柱最大等效应力分布在外侧拐角与底部接触位置。铜柱边角处位置为易失效位置,但数值很小远未达到失效数值,本文通过计算损伤度估算其寿命,发现X、Y方向的激励不会使模型发生损坏。主要的破坏来自Z方向的随机振动。