近年来,随着网络技术、信息技术、微电子技术的快速发展进步,对于信息数据在传递、存储过程中的安全问题也日益突出。信息安全在硬件领域中最关键的主题就是怎样设计高质量的随机数发生器芯片,而功耗问题是现今芯片设计的核心问题,随机数发生器芯片也不例外。此外,序列的安全性也是判定随机数发生器优劣的重要参考。由于功能的特殊性,随机数发生器对于时序的要求相对没有其它电路严格。在我们之前流片的一款采用SMIC65nm工艺设计的随机数发生器,只需要2MHz的频率向外围电路输送数据,但同时功耗达到了近10mW。本文针对这个问题展开研究,设计了一个适应于低速工作同时功耗非常低的随机数发生器。速度和功耗的综合判定指标：能量延迟积也得到了一定程度的优化。本设计同样基于SMIC65nm标准工艺,通过降低供电电压来优化功耗,该工艺标准供电电压是1.2V,设计供电电压0.3V。整个设计是通过全定制的方法来实现的。首先给出了超低压下工作的数字标准单元电路结构,分析它们的特性；然后通过单元表征等步骤,生成我们所设计的库单元的相应标准格式文件,配合EDA工具的使用,通过数字IC的流程完成版图设计。采用全定制的方法不仅有助于单元特性的分析,更重要的是其自建库方式使得我们的设计可以作为IP单元移植,提升了本设计的实用性。版图设计中选取了能够直接输入0.3V电压的10PAD,并设计了与外围设备通信用的电平转换电路,进一步保障了设计的实用性。最后,对设计进行仿真测试,显示芯片的功耗维持在uW级别,验证了整个电路的功耗非常低的特点,产生的随机序列也显示了良好的性能。