数模转换器(DAC)作为沟通数字世界和模拟世界的桥梁，被广泛的应用在诸如数字信号处理、数字音频和视频、控制处理系统、有线和无线通信系统等领域。高速高精度DAC作为无线通信和雷达等系统中的关键部件，其性能决定了整个系统的性能指标，而高速高精度DAC的结构选择几乎都是电流舵DAC，因此，对高速高精度电流舵DAC的研究十分必要。　　 衡量DAC的性能指标可以分成静态性能指标和动态性能指标两大类，本文从研究影响电流舵DAC静态性能指标和动态性能指标的因素的角度出发，分析了DAC的分段、电流源阵列的随机失配和系统失配、电流源的有限输出阻抗对DAC的静态性能积分非线性(INL)和差分非线性(DNL)的影响;分析了电流源有限输出阻抗、开关的非理想性能对DAC动态性能的影响。　　 针对电流源阵列的系统失配模型，本文提出了一种新颖的电流源阵列排布方案，并在MATLAB进行了建模仿真验证。理论分析和仿真结果均表明，该电流源阵列排布方案完全消除了平面误差模型和抛物面误差模型下系统失配对DAC静态性能的影响，降低了二维泰勒展开模型下系统失配对DAC静态性能的影响。在对电流源有限输出阻抗频率特性的分析中，在原有模型的基础上，本文增加了对电流源开关漏端变化电容的考虑，改进了输出阻抗频率特性的模型，对改进的模型分析表明，通常减小电流源开关的宽可以提高DAC高频的输出阻抗，进而提升DAC的SFDR。　　 在本文对影响DAC性能的因素的研究基础上，采用本文提出的电流源阵列排布方案，本文基于TSMC0.18μm1p6m CMOS工艺设计了一种12比特500MS/s的电流舵DAC的内核电路的电路和版图，内核电路包括DAC的电流源阵列、开关阵列、开关驱动、基准电流源。该DAC采用“5+7”的分段模式，在面积和性能之间折中;后端仿真结果显示，该DAC具有良好的动静态性能。