论文部分内容阅读
当今科技的快速发展,使得电子信息领域对于各种高频信号(特别是高频小信号)的高精度、无失真采集、处理和显示变得越来越重要。对物理世界的各种高频信号的精确采集依赖于相应的高速数据采集系统,对高速数据采集系统的深入研究对电子信息领域的发展有着重要的推进作用。本文致力于高速数据采集领域研究,完成了高速数据采集模块的设计与实现。关键指标有:最高实时采样率12.5GSPS,模拟带宽4GHz,垂直分辨率8bit,有效位数6.2bit@500MHz。本文研究了基于JESD204B高速串行协议传输的时间交替采样系统,完成了12.5GSPS数据采集系统的设计,完成了系统各模块的原理图和PCB设计,并对采集系统进行了系统调试与验证。本文主要完成的工作如下:1、对数据采集和高速传输技术进行研究。结合项目需求对系统关键器件进行对比选型,并在此基础上设计12.5GSPS高速数据采集系统的总体方案。2、设计12.5GSPS数据采集系统的各个关键模块,包括信号驱动、ADC采集电路、时钟产生与分配、信号传输与缓存、数字信号处理等模块。分析TIADC系统中信号驱动和阻抗匹配的问题,结合ADC进行不同信号通道之间的一致性设计,完成信号驱动电路的模块设计。对ADC模拟输入电路设计、ADC供电系统设计和ADC内部配置设计等方面进行详细阐述,完成TIADC系统采集阵列电路的模块设计。分析时钟抖动和时钟锁相原理,阐述系统时钟需求,完成高精度时钟电路模块的设计。分析高速串行传输协议JESD204B的工作原理,阐述ADC与FPGA之间协议传输的同步过程、映射与解映射过程,完成高速数据传输模块的设计。3、完成高速数据缓存与处理模块的设计。分析系统缓存需求,对解映射得到的ADC数据进行降速缓存设计,完成数据波形的重构。对系统采集模式进行研究,设计标准模式、平均模式、峰值检测等采集模式,完成系统触发方式的设计。通过对数据采集系统的调试与测试,本文设计的12.5GSPS高速数据采集系统的最高采样率、模拟输入带宽、有效位数等关键指标都达到了设计要求,完成了设计目标。