随着互联网的普及,人们需求更高速率的无线局域网。通过使用免许可证信息基础频段,无线局域网可以提供高达几十兆比特每秒的速率。射频集成电路(RFIC)是无线通信领域中不可缺少的关键电路,是无线通信的主要瓶颈。近年来,随着无线通信系统的容量和速率的提升,系统对RFIC的性能提出了更高的要求。同时,为了满足产品化后高可靠性和低成本的要求,用CMOS工艺实现单片集成的RFIC正逐渐成为人们研究的一个热点。本文研究了采用TSMC 0.18μm CMOS工艺应用于5 GHz无线局域网(WLAN)发射机的功率放大器的设计方法,并给出了仿真结果。电路采用三级A类放大结构,在3.3V工作电压下,模拟得到的增益为25.9dB;1dB压缩点输出功率为24.7dBm;最大功率附加效率(PAE)为15%,可用于无线局域网802.11a标准的系统中。本文先讨论了无线局域网的标准以及收发信机的结构特点。然后详细分析各种功率放大器的电路结构和性能特点,并且讨论了放大器的线性化技术。随后分别从六方面,即模块划分、稳定性分析、匹配网络设计、直流偏置设计、主放大电路设计以及静电保护电路设计来具体讲述功率放大器的电路设计细节,给出了电路各个模块的电路示意图和最终电路的结构图。进而讲述功率放大器的版图设计。先介绍了深亚微米CMOS工艺的特点,给出了射频CMOS电路版图需要考虑的几个因素。为了适应电路环境的需要,本次设计对于工艺厂商提供的版图结构的一些改动。最后给出了芯片的测试方法与结果以及结果分析。