可逆逻辑电路是量子计算科学、低能耗CMOS以及纳米技术研究的基础,可逆逻辑电路研究已成为当今的学术前沿之一。本论文对可逆逻辑电路综合及相关问题进行了探索研究,主要工作内容包括:(1)可逆逻辑电路进化设计理论和算法的研究。通过引入时间延迟等性能指标,利用变长染色体多目标进化算法优化可逆基准电路,并提出可逆逻辑电路分模块进化思想,将局部最优电路模块级联并构建功能电路。通过构造可逆逻辑电路通用进化模型,提出基于二维染色体编码的可逆逻辑电路进化设计算法。实验结果表明,新方法综合的可逆逻辑电路具有更好的综合性能指标。(2)可逆逻辑电路在线错误检测方法的研究。根据可逆容错门的奇偶保持特性,提出基于容错门封装的思想实现可逆逻辑电路在线错误检测,并设计实现数据传输错误检测与自纠正电路。其次提出将电路中的非容错门用同功能容错门替换的检测方法,并优化设计可逆4位容错乘法器。实验结果表明,新提出的容错门封装法和同功能容错门替换法构建的电路具有更少的可逆逻辑门数、垃圾位数和错误输出数,且在线错误检测率均达到100%。(3)可逆时序电路设计与实现方法的研究。根据可逆时序电路的结构模型,对可逆触发器和可逆串行移位寄存器进行改进设计,并提出可逆双向移位寄存器的函数构造法。实验结果表明新方法能够得到性能指标更加优化的可逆时序电路。最后对基于电子波导Y分支开关的可逆触发器进行了优化设计。