随着无线通信技术的快速发展,人们在享受新技术带来的便捷性的同时,也对无线带宽和数据传输速率有了新的要求,2014年发布了新一代的802.11ac无线通信协议,最高可支持“吉比特”(GPS)量级的数据吞吐量,更加丰富了人们的无线网络生活。FFT处理器在802.11ac系统中负责调制和解调功能,设计出一款高性能的FFT处理器,对提高总体系统性能和降低硬件复杂度至关重要,因此对该系统中FFT处理器的研究具有较大的学术与应用价值。论文根据802.11ac协议系统的特点,对FFT处理器的算法和结构进行了设计和硬件实现,并完成了后端物理实现设计。通过对802.11ac协议的研究,明确了 FFT处理的基本性能指标,对较为适用的基-2和混合基FFT算法进行具体的对比和分析,确定采用混合基FFT算法。结合系统高数据吞吐量的特点,对几种流水线FFT处理器结构进行分析,确定使用R8MDC和R2SDF组合而成的MRMDC结构。论文对FFT算法和架构设计利用MATLAB进行功能性验证和计算误差评估,并着重对FFT处理器中复杂度高的整序和运算单元进行了设计和优化。利用Verilog语言进行硬件电路设计,并结合Modelsim软件对代码进行调试和仿真,使用MATLAB软件对仿真数据进行分析,得出FFT处理器的SQNR在33dB左右。论文使用TSMC 65nm工艺库,在0.9v 125℃的最大延时工艺角下,利用Design Compiler工具对前端代码进行逻辑综合,得出逻辑综合阶段FFT处理器在100MHz的时钟频率下功耗为9.1695mW、总的门数为307,217。然后利用EDA工具完成了 FFT处理器的后端物理设计,对流程中各个环节中遇到的问题进行了详细的分析和解决,并着重对时序进行了分析和优化,最终进行了流片级的功能完整性验证、静态时序分析和物理验证,确定了 FFT处理器IP核的版图面积为 878.79×878.79μm2、功耗为 10.8276mW。论文的特色与创新之处在于根据802.11ac系统的特点,论文使用了 8×8×2混合基算法和MRMDC流水线结构,可以同时处理八组并行输入的数据流,使FFT处理器具有数据吞吐量高、硬件复杂度低等优点,具有较高的实用价值。论文提出了优于传统整序方法的基于双端口 RAM的整序结构,实现了数据的顺序输入和顺序输出,可以很好地和802.11ac系统中其他模块相协调;并根据需要,设计出了一种基于数学概率法的固定位宽Booth乘法器算法,权衡了精度和硬件复杂度,提高了信噪比指标。