卷积码作为一类重要的前向纠错码,同具有最大似然译码特性的Viterbi译码算法,广泛应用于各种数字通信系统。随着通信技术的持续发展,产生了许多新技术和新标准。不同的通信标准采用不同的卷积码,以往固定参数的Viterbi译码核已不能满足应用的需要。兼容不同通信标准,支持参数动态配置的Viterbi译码核的设计与实现,具有重要的研究价值。本文以WiMAX、LTE和UMB无线接入标准为背景,在分析了Viterbi译码算法的基础上,综合考虑资源使用和数据速率,给出了兼容三种标准、参数动态可配置的Viterbi译码核的FPGA设计。可配置的参数包括协议类型、回溯深度以及回溯的初始状态。这些参数与相应的输入数据同时送入译码器,在动态可配置情况下完成可靠译码。创新的数据流控制机制提供了大流量数据的可靠译码。译码器中合理使用的流水线结构保证了高速的数据速率。验证结果表明,译码功能正常可靠,可配置性良好。WiMAX配置情况下数据速率为100Mbps,LTE和UMB配置情况下数据速率为4Mbps。资源使用与相同配置的Altera译码核相当。