论文部分内容阅读
随着电子信息技术的飞速发展,数据处理类仪器已经被广泛的应用于各个领域,同时人们对数据处理的各方面要求也不断提高。示波记录仪是一个功能强大的数据采集系统,能同步测量多路不同组合的电信号和物理信号;同时也是一个可以捕获和分析瞬态事件,记录和显示历史事件的记录系统。目前我国不具备示波记录仪的生成能力,主要依赖进口。成功研发示波记录仪,掌握其关键技术,提高自主研发能力,具有深远的现实意义。其中如何对通道数可变、采样率可变的高速数据进行采集和如何实现对它们的实时记录是示波记录仪数据处理设计的核心技术和研发难点。本文主要基于以FPGA为核心的信号处理板为硬件平台,来实现示波记录仪的高速数据处理。本文首先根据示波记录仪的功能需求和技术指标,搭建了示波记录仪的高速数据处理构架。然后对多通道数据采集和实时记录两个技术难点进行了深入剖析。对于通道采集模块设计,要应对通道数为1到128可变和采样率为25kS/s到100MS/s可变的采集输入,本文采用了统一按最大通道数128和最大采样率100MS/s处理数据的总体方案。然后每个通道用200M DDR ISERDES对采集的数据进行串并转换,再根据不同时基对应的不同抽点系数对采集数据做抽点处理,最后采集系统还会对采集的数据进行三种数据获取模式的数据处理。三种获取模式为:正常采集、峰值检测模式和高分辨率模式。对于实时记录模块设计,本文采用同样的方法应对通道数1到16可变和采样率100kS/s到1MS/s可变的总体方案。然后用基于乒乓操作的DDR2 SDRAM来实现对高速数据的实时缓存,来解决高速数据不同模块间的速率匹配问题。最后本文用本地接口为50MHz时钟的PEX8311实现的PCIe协议,来实现信号处理板与上位机的通信。本文以信号处理板为核心搭建了测试平台,进行功能性验证。多通道采集模块中的200M DDR ISERDES和100MS/s采样率数据输入下的数据获取模式都得到成功验证;实时记录模块中DDR2乒乓操作切换操作和50MHz本地时钟的PCIe读写功能也都得到成功验证。