串行ATA(Serial Advanced Technology Attachment,SATA)是一种完全不同于并行ATA的新型硬盘接口标准。具有支持热插拔,传输速度快,执行效率高等特点。同时,SATA总线使用嵌入式时钟信号,具备了更强的纠错能力,具有数据自动校验功能。具备150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前,国内还没有基于FPGA的应用来设计SATA IP(Intellectual property,知识产权)核,在这样的背景下设计基于FPGA的SATA IP核具有重要的意义。　　对SATA协议做了详尽的分析,对其三个重要的协议层级结构分别进行了阐述,并给出了设计选用的开发环境,语言以及所用的芯片。在此基础上,着重阐述SATA IP核的设计流程,并以每个协议层次的状态机为依据,采用模块开发的原则先进行总体框架设计,然后对各个模块进行编码实现。在模块编写完成之后,再利用之前分析的本协议层次的状态机来设计编写主控模块。依次完成每个协议层次的设计。使用EDA仿真工具,对设计的IP核进行了仿真,并对仿真结果进行分析测试,结果显示系统还有一些需要改进之处。　　另外,还阐述了高速设计中需要注意的几个重要方面,并给出了同类型芯片FPGA设计的方法,尝试使用一种新的描述方式来取代传统的编码过程。在设计中始终贯彻系统优化的思想,采用逻辑锁技术进行系统优化,并将测试增加的模块集成到FPGA中,方便测试。最终,得到的结果表明设计完全满足协议的需求。