功率放大器是无线通信发射机的关键部件,由于功率放大器固有的非线性特性会引起失真,造成接收机带外干扰和误码率的增高。因此,功率放大器的设计好坏直接影响到整个射频系统的性能。为了解决这个问题,我们一般采用功放线性化技术校正功放的非线性特性,提高功放效率、降低功耗、改善功放线性度、降低邻道功率比。随着数字处理技术和数字处理器技术的发展,数字预失真成为这些线性化技术当中性价比最好的一种。因此,数字预失真日益成为射频通信以及信号处理领域的研究热点。本文提出一种有效的数字预失真方案,并通过仿真和实际硬件平台设计实现,验证方案的可行性及有效性。本文首先介绍了评价射频功放性能的关键参数,然后从非线性的产生和表现等方面详细描述了功放的非线性特性,特别是功放的记忆非线性。作为研究基础,本文进一步简介了一种间接学习的数字预失真方案和分析放大器的无记忆模型和记忆模型。基于间接学习结构的数字预失真基理,本文设计了一种基于Volterra级数的数字预失真训练跟踪算法,进一步设计了一个以FPGA为核心的硬件平台,采用所提出的预失真训练跟踪算法,实现了一种记忆非线性预失真方案。整体系统的性能先通过MATLAB编程进行了仿真检验,并最终通过设计的实验平台进行了验证。仿真及实验结果表明,所设计的系统能有效消约邻信道干扰,显著改善功放的线性度,从而提高了功放的效率。相对已经投入实际运用的数字预失真系统,本方案的优点在于所提出的跟踪算法简单有效,并且将数字预失真完全实现在一块FPGA里,同数字中频技术较好的融合,而不需要外挂DSP芯片辅助处理,降低了系统复杂度,能有效降低系统成本。