随着集成电路制造业的迅猛发展,线宽尺寸不断减小,对光刻工艺以及光刻系统相关的精度要求也越来越高。其中,光刻对准技术作为光刻的三大核心技术之一,随着光刻分辨力的提高,套准精度要求也随之越来越高。针对45nm线宽尺寸,套准精度要求在5nm左右。所以我们有必要研究集成电路制造工艺与光刻套准的关系,从而研究出影响光刻套准精度的因素,并加以改进。简单来讲,套准精度就是微影制程中,当层与前层之间的叠对精度。如果光刻制程的套准精度超过误差容忍度,则层间设计电路可能会因为位移产生断路或短路,从而影响产品良率。套准精度(Overlay)也是现代高精度步进扫描投影光刻机的重要性能指标之一,也是新型光刻技术需要考虑的一个重要部分。套准误差产生有很多种形式,其中包括平移、旋转、扩张等各种形式,而不同的误差形式都会对曝光位置的偏移量造成不同的影响。而影响套准精度的原因有很多种,例如曝光机的工作台移动误差,工作台的同步误差,工作环境的温湿度变化,各个电路层不同的工艺产生的各种工艺影响,晶片上对准记号的误差。本文通过对光刻对准的理论分析和实验,了解影响光刻套准精度的一些方面,并加以改善。我们将从以下几个方面加以探讨和研究：针对不同层的特性引入了偏轴对准手段来提高分辨率；此外通过分析和改善层间定位记号的精度,从而改善机台的套准误差;通过PIE(工艺诱导误差)的补偿,能够比较容易的调整套准精度,得到较少套准误差,以提高层间的套准精度。该论文工作成果已经成功应用于企业的生产实践中。