近年来,深度学习在行业中的各个领域得到了广泛的应用,人工智能技术的进步大大推动了计算机视觉和语音识别等技术的发展。深度学习的研究与发展离不开强大计算能力的支撑,如何满足日益增加的算力需求成了当前研究的热门问题,异构计算以其优异的性能和灵活的结构成为提高计算能力的主流方向。然而,针对复杂的神经网络,要进行大量数据的吞吐运算,从算法到0硬件结构都需要大量的优化。高性能低功耗的FPGA平台解决了需要高度并行硬件结构的问题,本文分别基于Open CL与ZYNQ异构计算框架,对比分析了片内异构与片间异构计算的特点,提出了一种基于FPGA的异构计算优化与实现方法。在该方法中,需要将计算任务划分并将相同操作的代码段分配给同一个子任务,根据子任务的要求,在FPGA中开发了一个可复用、可配置的加速内核,使其具有较高的复用率和灵活性。高度并行化的内核设计挖掘硬件的计算能力,通过内核间的流水线设计增加系统运算吞吐量。此外,通过优化内存访问和接口通信,提高了内核的性能和能耗表现。与传统的异构计算平台相比,它拥有灵活的结构与出色的能耗比,在不影响分类精度的情况下,可用于小型的嵌入式设备。本文分别在DE5-Net FPGA Development Kit和Zynq XC7z035ffg676开发板上验证该实现方法。结合硬件资源、带宽与功耗等参数搭建理论模型,由此得出神经网络在设备上的峰值浮点运算速度。基于该方法的卷积神经网络的实验结果表明,识别图像只需1.1ms,功率为2.5W,与使用相同功耗的ARM的运行效率相比,基于异构平台的卷积运算速度快46.8倍。