随着可编程逻辑控制器(Programmable Logic Controller, PLC)应用领域的日益扩大,PLC软件规模的膨胀导致扫描周期延长,使得PLC难以满足对响应时间有严格要求的实时工业控制系统的需求。目前国际学术界对构建高速可编程逻辑控制器的研究还处于起步状态,成熟的PLC架构体系与实现方法还未形成。本文对构建高性能PLC的关键技术进行了有益的探索,并提出了一些可行方法,对于高速可编程控制器的发展具有一定意义。本文的工作主要包括以下几个方面：(1)提出基于FPGA的可编程逻辑控制器总体实现方案。(2)提出梯形图拓扑结构正确性的验证方法。(3)建立了二叉分解树BDT模型,可以作为符合IEC61131-3标准梯形图的中间表示形式。(4)提出了梯形图布尔逻辑、功能块、定时器、计数器等VHDL代码的自动生成算法。(5)提出了一个梯形图数据依赖分析方法,建立了BDT数据依赖模型,实现了梯形图程序在FPGA上的并发执行。在EDA/SOPC GW48-PK3实验平台上设计了交通信号灯控制,以及与传统PLC的性能比较实验,有效验证了FPGA PLC的功能及性能。