随着网络技术的高速发展,基于电路交换方式的传统时分复用TDM网络将朝着分组传送网络PTN(Packet Transport Network)的方向发展,实现传统通信网络与目前应用广泛的PTN网络融合已成为建设多业务融合网络的重要环节。但在实现传统通信网络和PTN网络的融合过程中,会出现许多问题,比如如何保障分组传送网络中传送TDM业务的服务质量QoS、数据封装类型的互通、定时信息的分配等。具有实时性要求的同步业务在PTN网络中传送时,如何保证PTN网络的时钟同步是实现同步业务同步传输首先要解决的问题。基于包交换方式的PTN网络起初是为传输异步数据而建立,各通信节点之间数据以异步方式传输,且不需要严格的时钟同步。如果考虑在PTN网络上传送传统TDM业务,必须考虑PTN网络中同步定时信息分配问题。实现分组传送网络定时信息分配可以采用外部时钟同步法、同步以太技术或数据包方式的自适应时钟恢复算法ACR(Adaptive Clock Recovery)。其中外部时钟同步法和同步以太技术都需要相关硬件设备支持,这加大了网络建设成本。自适应时钟恢复算法可以完全采用软件方式实现同步时钟恢复与同步,从而大大降低了网络建设成本,但这种技术受PTN网络包传输延时变化PDV(Packet Delay Variety)影响,需要在终端设备上设计好的滤波算法来实现时钟同步。本文是在PTN网络的自适应时钟同步技术的基础上,采用基于时间戳方式的自适应时钟恢复方法,在一块具有16路E1接入并提供分组传送功能接入单板的FPGA芯片中,实现PTN网络承载TDM业务的2M业务时钟恢复与同步。通过提取分组数据包中时间戳信息来控制本地时钟恢复的方式(主要提取1s时间内PTN网络最小延时进行滤波操作),从而消除PTN网络PDV和网络丢包对时钟恢复性能影响。其中,时钟同步方案主要完成时戳运算模块的设计,时戳运算模块完成数字信号处理功能,即时戳信息的处理。本设计没有使用专门的数字信号处理器DSP芯片,而是用FPGA内部定制的Nios Ⅱ软核来进行数字信号处理。Nios Ⅱ软核实现数字信号处理器功能,并生成控制直接数字频率合成器DDS(Direct Digital Synthesizer)输出频率的频率控制字FCW(Frequency Control Word)。TDM业务的2M业务时钟恢复通过控制脉冲溢出型DDS来完成,其中频率合成器没有采用专用的DDS芯片,而在FPGA芯片中设计一相位累加器来实现DDS功能,并通过相位累加器的最高位输出获得2M时钟。设计中为了加快恢复时钟锁定于发送端时钟的速度,设置了时钟快锁和慢锁。快锁应用于系统工作初期,主要采用最小二乘法求出接收端与发送端的初始频偏,生成控制DDS输出频率的FCW；慢锁主要对网络延时数据进行76阶FIR滤波,输出FCW。为了验证本设计的可行性,进行了实际组网测试。测试结果表明,恢复时钟同步性能可以满足ITU-T G.823中规定的2M业务接口+50ppm频偏和相关标准的要求,且该时钟同步方案成功实现了PTN网络承载TDM业务的2M业务时钟同步功能。