论文部分内容阅读
容错纠错技术是提高机电产品安全性和可靠性的有效手段。本文以并联机构的容错纠错实验研究为主线,分别针对并联机构系统中的传感器故障、驱动器故障设计了容错纠错实验。第一个实验是基于工控机+运动控制卡的并联机构传感器故障的容错纠错实验;第二个实验是基于现场可编程门阵列(FPGA)的三自由度1PT+3TPS型并联机构的控制实验。此外还对并联机构驱动器故障的容错纠错方法和低密度奇偶校验(LDPC)纠错码进行了研究。基于并联机构的传感器故障容错纠错理论,针对三自由度1PT+3TPS并联机构实验平台,设计了传感器故障的容错纠错实验。采用运动控制卡+工控机作为实验控制器,首先实现了单个驱动器的PID控制实验,然后实现了针对并联机构平台传感器故障的容错纠错实验。实验结果表明当并联机构平台的传感器出现故障时,系统仍然能够连续正常运行,达到了对传感器故障的容错纠错目的。针对三自由度1PT+3TPS型并联机构运动平台,设计并实现了对该运动平台的手柄控制实验。选用FPGA作为实验中的控制器,采用verilog HDL语言实现了各个控制模块,详细介绍了该实验的各个模块的设计思想和实现技术。实验结果表明,当手柄运动到某一姿态时,通过对各条驱动腿的运动控制,1PT+3TPS型并联机构运动平台也运动到与之对应的姿态。针对1PT+3TPS并联机构的驱动器故障,提出了一种驱动器故障的容错纠错方法。当任一驱动器出现故障时,系统通过将中间从动腿转化为驱动腿,同时将故障驱动腿转化为从动腿,使得系统在驱动器出现故障时仍能连续正常运行,达到了对驱动器故障的容错纠错目的。文中给出了一个实例,来说明驱动器故障的容错纠错实现过程。对差错控制理论中的目前性能最接近香农限的纠错码——LDPC码进行了研究,针对LDPC码的编码复杂度高的问题,提出了一种稀疏生成矩阵的方法来降低编码复杂度。通过实例仿真证明该方法能对LDPC码编码复杂度降低30%左右,仿真结果也证明了该方法并不会降低LDPC码的性能。