锁相环(PLL)被普遍应用于模拟数字系统中,如时钟产生、信号同步、频率合成器、FM解调和时钟数据恢复等。它的主要参数有频率变化范围、频率分辨率、相位噪声和锁定时间等,其中锁定时间在跳频技术(FHSS)通信系统、步进频率雷达和WLANs中尤为重要,因为它们都要求有快的跳频时间。因此,在其它性能满足要求时,研制出快速锁定的锁相环已成为热门。本文介绍了频率合成器的背景、技术指标及概况。分析了锁相环的基本理论,结合指标要求,提出了几种提高PLL速度的方案,以增大电荷泵电流为出发点,分析和对比了几种增大电荷泵电流的方法,最后选择采用射频开关切换RSET对电荷泵电流放大来加快锁定时间,并分析和论证了方案的可行性。本文基于传统的动态环路带宽的方法来提升锁定时间,但是以动态切换电荷泵电流为切入点进行设计与制作,采用减小RSET电阻的方法来增大电荷泵电流,测试结果表明,方案简单有效,锁定时间得到了明显的提升,实现了L波段的快速锁定。最后在相噪、杂散、输出功率都符合指标的前提下,完成了频率为1400MHz到1700MHz,频率分辨率为10kHz的快速锁定频率合成器。并且对比了改进前和改进后的锁定时间,改进后的锁定时间在目前的锁相环研究中比较前沿。