论文部分内容阅读
极化码是2009年由Arikan提出的一种理论上可证明容量可达的构造性信道编码,具有较低的编译码复杂度及普适性比较好等优点,在理论分析和应用研究中具有重要的研究价值和意义。码的距离谱反应了码字的重量分布。一般而言,码字的重量分布决定码的性能。因此,距离谱是一种有效的性能分析工具。本文基于距离谱针对极化码和级联极化码作理论分析并研究极化码的实际应用,具体包括如下三方面的创新工作:(1)建立了基于距离谱的极化码性能分析框架并设计了极化码传输方案。首先提出了一种可在内存受限的机器上实现的极化码的距离谱搜索算法。其次,基于距离谱,提出了极化码的理论性能界,以便分析性能。而后,从性能界的角度,分析和对比了基于不同内核矩阵的非系统极化码(NSPC)和系统极化码(SPC)的性能。最后,针对码间干扰(ISI)信道中的极化编码传输,设计了均衡与极化码译码的联合接收方案。(2)以距离谱与外信息转移特性(EXIT)图为优化工具,分析和设计了并行级联系统极化码(PCSPC)方案。借鉴并行级联码距离谱的分析理论,本文首先分析了PCSPC的距离谱。而后,基于距离谱和一致界,提出了PCSPC的性能界并分析了PCSPC的理论性能。接着,基于EXIT图,分析了PCSPC迭代译码结构的收敛性。对于PCSPC的性能优化,本文提出了两种缩放因子(SF)优化方案,其中一种是基于仿真的EXIT(S-EXIT)图,一种是基于最小加权均方误差(MWMSE)准则。最后,本文提出了一种软列表串行抵消(SSCL)译码方案以提高PCSPC系统的性能。(3)基于距离谱与EXIT图工具,分析并设计了三维极化码(3D-PC)级联码方案。首先,为了降低PCSPC方案的错误平台,本文提出了一种3D-PC级联码方案。其次,本文分析并推导了3D-PC距离谱的计算表达式。接着,基于3D-PC的距离谱,本文分析了最小距离与3D-PC中的参数抽取率之间的关系。研究表明,抽取率越大,最小距离越大,错误平台越低,并且3D-PC相比于PCSPC具有更大的最小距离。同时,针对3D-PC迭代译码结构,本文利用EXIT图工具分析了收敛门限与抽取率之间的关系。分析表明,抽取率越大,收敛门限值越大,瀑布区性能越差。最后,综合考虑最小距离和收敛门限与抽取率之间的关系,本文优化设计了抽取率,以达到错误平台性能和瀑布区性能之间的折中。仿真表明,在牺牲一点点复杂度的情况下,3D-PC可改善PCSPC的错误平台。