论文部分内容阅读
存储器的可靠性测试是SoC设计中十分重要的问题。本文结合IEEE Std1500以及内建自测试的相关理论,给出并验证了一种进行 SoC存储器的测试方法。该方法可以实现SoC存储器测试结构的复用并完成SoC存储器故障测试。 本文对SoC存储器基本理论进行了深入的分析,并重点研究了IEEE Std1500的测试结构和规范。结合测试标准,本文确定了 SoC存储器测试壳的构架,设计了测试壳中各组成模块,包括边界寄存器、旁路寄存器、控制接口和指令寄存器等组成单元。根据选取存储器的测试算法,本文设计了相应的指令格式并完成编码工作。利用存储器的内建自测试方法,本文设计了相应的存储器测试控制器。测试控制器负责测试指令输入、测试激励的生成、测试响应的收集以及测试结果的判断和输出等功能。测试壳与测试控制器共同组成了整个系统,完成故障检测工作。 以32×8的SRAM做为SoC存储器的测试对象,对设计内容的进行功能验证。本文采用EDA工具和硬件描述语言Verilog HDL对各个模块进行功能设计及仿真的验证工作。通过对仿真波形的分析,结果表明测试控制器与测试壳中各模块达到了预期的设计要求。在IEEE Std1500标准下构建的SoC存储器测试系统具有正确性和可行性,能够准确的诊断出测试对象存在的故障。研究工作对于嵌入式存储器在 SoC中的设计、集成以及测试复用具有重要的意义,同时具有较好的应用前景。