无线通信设备的便携化和手持化亟需设计低成本高性能的无线收发器。本文围绕无线收发器核心模块射频频率综合器进行研究，分别针对宽带压控振荡器增益变化补偿、分频器低功耗设计、ΔΣ小数分频频率综合器量化噪声抑制、频率综合器快速锁定等研究方向展开并提出对应改进方法。第二章介绍了CMOS射频频率综合器原理和基本电路模块，包括VCO、分频器、鉴频鉴相器、电荷泵、环路滤波器等，分别分析了整数和ΔΣ小数分频频率综合器环路模型及噪声模型。第三章重点讨论VCO设计。回顾了振荡器的三种相位噪声模型并结合具体电路设计给出噪声优化方法；结合宽带压控振荡器设计，介绍了电感电容压控振荡器中无源和有源器件的选择；针对宽带压控振荡器频率调谐增益变化过大的问题，提出了一种线性区拓展的补偿方法，并流片验证，仿真和测试结果表明，该方法能够将频率调谐增益变化控制在5%以内。分频器功耗在射频频率综合器中占很大比重，而注入锁定分频器能够实现超低功耗，从而降低整体功耗。第四章分析了注入锁定分频器的优缺点，针对注入锁定分频器工作范围窄以及对偏置敏感的缺点，提出一种自偏置电路结构来解决该问题，并流片验证；为了将注入锁定分频器应用在多模分频器中，还研究了注入锁定双模分频器的实现并提出了一种对于相同输入信号频率能够在不同分频比间自适应切换的电路结构。第五章讨论了ΔΣ小数分频频率综合器量化噪声对系统性能的影响，基于减小分频器分频比间隔能够减小量化误差的原理，提出了一种带量化噪声抑制的分频比间隔为0.5的无毛刺相位切换多模分频器，具有功耗低和工作频率高的特点，讨论了具体电路实现和时序要求，并流片测试验证。第六章讨论了快速锁定频率综合器设计。从两方面入手，首先是自动频率校正，对于其算法和数字电路实现均给出具体方案并仿真验证；对于缩短频率综合器细调时间，提出了一种线性区间拓展PFD/CP结构，解决了造成频率综合器锁定时间变长的周期滑移现象，并流片测试验证。第七章介绍了基于0.18μm CMOS工艺的应用于CMMB调谐器的全集成ΔΣ小数分频频率综合器设计，并流片测试验证，芯片面积为2.1mm×0.92mm，含数字电路和测试电路。测试结果表明：当电源电压为1.8V，功耗为10mA；积分相位误差小于0.52°，参考杂散小于-80dBc；锁定时间在最恶劣情况下小于50μs；满足CMMB调谐器性能指标要求。