本文研究了锁相环实现的高速CMOS时钟恢复电路的低噪声设计问题。首先，介绍了时钟恢复电路的基本概念。讨论了常见基带通信编码，以及编码的相关问题。接着讨论了常见时钟恢复电路并分析了各自的优缺点，介绍了现有的一些工作。在这些结构中，本文选取了采用锁相环实现数据时钟恢复。其次，研究了环型振荡器的相位噪声特性。讨论了电源／地噪声以及衬底耦合噪声的影响，以及基本抑制方法。对比了几种结构的电源抑制性能。在Razavi工作的基础上，深入分析了环振中存在三种噪声发生机制。重点讨论了闪烁噪声和环路成型的热噪声。根据提出的闪烁噪声频率域搬移机制，给出了闪烁噪声的优化方法，并通过仿真得到了验证。根据提出的环路成型热噪声发生机制，提出了一种改进的相位噪声模型，考虑了环振非线性对相位噪声的影响；根据新模型，讨论了环振级数n和对管尺寸S的影响。对热噪声模型进行了流片验证，测试结果与理论分析能够很好的吻合；此外，新模型能够解释一些新型环振的相位噪声特性；根据新模型，讨论了低噪声振荡器设计的一般原则。最后，介绍了流片测试结果。接着，讨论了常用的电荷泵锁相环的基本原理。在s域讨论2阶／3阶CP-PLL的线性建立特性，验证了文献[13] 中的相位裕度优化结果。讨论了几种常见的离散时间建模方法，并进行了初步的比较；重点分析了冲激响应不变变换的存在错误的原因，并对其进行了修正。分别在s域和z域分析了环路的噪声传递特性，在z域讨论了时钟噪声和VCO噪声引起的环路输出长期抖动。根据分析的结果，讨论了环路低噪声设计的基本原则。最后，讨论了时钟恢复验证电路的一些设计问题。测试结果显示，设计的电路可以成功的恢复出数据率1Gbps的串行数据。