随着大规模集成电路的迅速发展，专用集成电路正朝着系统集成的方向发展，这类系统通常既包含数字电路又包含模拟电路。对于数字电路而言，人们可以利用基于硬件描述语言的逻辑综合工具对其进行迅速可靠的综合，而模拟电路仍然由模拟电路专家们手工设计完成的。基于上述原因，目前迫切需要对模拟集成电路的设计方法进行改进。 本论文主要研究了CMOS运算放大器的电路级综合方法问题。 首先分析了基于模拟和基于方程的电路性能评估技术。提出了“层次式分解+基于规则”的拓扑综合方法，即采用层次式分解法的思想构建了一个具有24种有效拓扑的CMOS运放拓扑库；而在进入优化阶段时采用基于规则的方法从所构建的拓扑库中选择最佳电路拓扑进行器件尺寸的优化。 其次用准精确惩罚函数法构造出代价函数，并作为改进自适应遗传算法的适应度函数，从而将模拟集成电路的电路级综合问题映射成无约束最大化问题。 再次，在详细分析模拟退火法和遗传算法的基础上，提出了一种新的数学优化算法——改进自适应遗传算法，该算法在计算量和全局收敛性方面具有明显的优点。 最后通过实例证明利用本论文提出的电路级综合方法能设计出满足性能要求的CMOS运放。