忆阻器能“记忆”通过的电荷量,具有面积小、功耗低、可扩展性强等优点,而CMOS具有可靠性高,易于控制等优点。结合各自优势的CMOS忆阻器混合电路能够实现更复杂的应用,在存储、逻辑运算、现场可编程逻辑门阵列(FPGA)和神经网络等方面具有广阔的应用前景。在当前的制作工艺下,忆阻器的可靠性较低,CMOS忆阻器混合电路的可靠性问题已经成为当前研究的热点。目前在忆阻器可靠性方面有许多研究成果,如从忆阻器的粒子迁移模型出发,通过分析忆阻器内氧空缺的变化,发现了忆阻器磨损故障的物理起因及其可修复特性,采用合适的操作电压显著提高忆阻器电路的可靠性。本文围绕CMOS忆阻器混合电路的系统级可靠性进行了研究,针对两种CMOS忆阻器混合电路:阻变存储器(RRAM)和忆阻器比值逻辑(MRL)门电路,分别提出了相应的自修复可靠性设计方案。首先,针对RRAM,本文设计了一个自修复可靠性结构,主要添加两个模块:纠错码(ECC)模块和自修复模块。ECC模块能够检测和纠正数据块中的错误,并在发现一定数量错误后通知自修复模块。自修复模块控制故障数据块进入自修复模式,在出现故障的RRAM单元两端将自动加载修复电压。仿真实验结果表明,与现有的系统级可靠性方法相比较,本设计显著降低了数据块的错误率,延长了使用寿命。其次,对于MRL逻辑门电路,本文分析发现在MRL逻辑门中不存在过置位故障,但是过复位故障发生的可能性较高。本文设计了一种定期修复的可靠性方案,包含故障检测、电阻调整、自修复和冗余替换。该方案将定期检测逻辑门中忆阻器的阻值,如果阻值超过正常工作范围将会对其进行电阻调整,对于无法调整的忆阻器实行过复位修复操作,对于无法修复的逻辑块采用冗余块进行替换。仿真实验结果表明,逻辑块的使用寿命明显延长。