随着特征尺寸的按比例缩小,先进的CMOS半导体工艺有利于提高元件的工作速度(带宽)。因此,具有高度数字化实现特性以及低功率消耗的逐次逼近式模数转换器成为低速、中高位精度应用的主流。另一方面,流水线式模数转换器适合于高速、高精度的应用,但是,传统的流水线式模数转换器由数个运算放大器组成,消耗大量的功率。近几年来,一种结合逐次逼近式模数转换器以及流水线式模数转换器优点的混合型结构日益受到重视。本篇论文研究并实现一个十二位精度,每秒五十兆赫兹采样,具有流水线式结构的两级逐次逼近式模数转换器。本文设计了一款基于合并电容开关逐次逼近式子模数转换器的两级混合流水式模数转换器,该流水线式模数转换器级联了一个6比特的余量增益电路和一个7比特的逐次逼近式模数转换器。对于第一级,实现了半增益的余量增益电路,减小了运放的功耗,增加了运放的开环增益。第一级采用逐次逼近式结构实现子模数转换器,而不是常用的闪速式结构,减少功耗的同时避免了前端采样保持电路的使用。第二级7比特的逐次逼近式结构进一步减少功耗,实现较高的精度,避免了更多流水级的需求。这一设计使用台积电65纳米1P9M互补式金属氧化物半导体制程来实现。在1.2伏供电电压,每秒五十兆赫兹的采样频率下,输入信号9.991MHz时,仿真得到最大的信号噪声失真比为70.5738分贝,有效位数为11.4309比特,该转换器消耗了4.91604毫瓦特,每一转换步长内消耗的能量为35.6124飞焦耳。