随着芯片集成度的迅速增加以及芯片功能的不断复杂,对芯片进行功能验证得出高效而准确的验证结果变的日益重要。UVM(Universal Verification Methodology)验证方法学是致力于芯片验证方面的理论体系,它包含了一系列丰富的特性,能够提升验证速率,确保芯片前端设计的高效完成。验证工程师可以利用UVM搭建出高效可重用的验证环境对芯片进行功能验证。芯片规模的增大,不同模块之间的通信交流效率的提升对系统性能十分关键,PCIe(Peripheral Component Interconnect Express)高速外设互联标准,大量应用于消费电子和服务器之中,主要功能是提升处理器、存储器和外围设备之间的传输速度和提高数据传输的准确性。PCIe的数据链路层的主要功能是对整个数据传输流程提供保障,它包含了Ack/Nak协议功能、电源管理功能和流控制功能。当出现数据传输错误和接收数据包有错重发的情况时,PCIe能够利用上述功能及时恢复设备的状态并且保障数据的正确传输,这些特性使得PCIe迅速在业界流行开来。本文利用UVM验证方法学搭建验证环境对PCIe 2.0进行功能验证,构建了UVM验证平台,使用System Verilog语言编写验证用例,在对PCIe 2.0内部各个层次之间的功能以及通信协议的研究基础上,使用UVM的sequence、factory等高级机制,利用定向激励、基于覆盖率的随机激励对PCIe 2.0中的数据链路层进行功能验证。重点是检查验证代码中可能遗漏的测试激励、不恰当的随机约束,利用Perl脚本语言控制验证用例的运行并进行回归测试,实现自动收集覆盖率,同时打印出错用例信息,然后对未通过用例进行分析和调试,直至将测试序列中的所有配置执行一次并利用脚本命令统计出代码覆盖率。经过运行大量的测试用例,最终实现了功能覆盖率达到100%,代码覆盖率达到了88%,经过分析和研究后得到的结果满足功能验证的要求,达到了预期的目标。本文针对已有研究在PCIe的数据链路层方面的不足以及结合在UVM的实现方面的薄弱环节,详细深入地研究了PCIe数据包的格式和系统的整个数据处理流程,尤其对数据链路层为实现各种功能而引入的机制进行深入的研究。在前面的研究基础上,结合实际工程对UVM验证环境的搭建提出了一些高效、可重用的方法,能够减轻验证人员的工作量,帮助验证人员搭建出高效和可移植性高的验证环境。最后对PCIe和UVM未来的发展方向作出了一些思考。本文的整体工作为后续的技术研究奠定了一定的基础。