在对功能相同的芯片进行评价时，面积同频率和功耗一样，是一个非常重要的指标。在芯片的商业应用中，面积决定了芯片的价格，更是芯片生命力的决定因素。在ASIC结构设计中，通过减少功能单元(例如加法器和乘法器)的数目使得集成电路的面积最小是很重要的。基于运算部件和结构的可重用设计技术用于分析和提取模块和系统算法中运算部件和结构的相似性和相容性，使得单个功能单元(例如流水线加法器)能够分时复用于多个算法。通过在一个功能单元上执行多个运算，功能单元的数目减少，使得集成电路能够以较小的面积来实现。本文分析了基于运算部件和结构的可重用设计技术的方法和流程，并分析了运用可重用设计所需达到的速度要求。 随着集成电路工艺的发展，IC规模越来越大，复杂度越来越高；同时，竞争的加剧要求对市场具有快速的反应能力，缩短产品开发周期。但设计能力的提高却滞后于半导体工艺的发展。为解决这一矛盾，必须提高设计人员的设计能力。其中，IP的重用是解决问题的关键。本文从IP标准制定、IP开发策略、IP模块的设计、IP库的开发组织、系统设计等多方面对基于IP模块的可重用设计技术进行了分析研究。 本文以变换模块和帧内预测模块的实现为例分析了各种可重用性设计技术在视频编解码芯片中的应用。 变换是视频编解码系统中运算量最大的部分之一，对时序的要求也很高，但其算法规整，运算部件的相容度很高，有些标准之间变换的定义相似，可以考虑各个层次上的可重用性设计。本文用基于结构的可重用设计方法实现了H．264中几种整数变换的可重用结构和H．264 High Profile中的多尺度变换的可重用结构；用基于运算部件的可重用设计分别实现了二维IDCT和二维IICT(整数余弦反变换)的基于蝶型和基于分组矩阵相乘的结构，并分析了可重用的二维IDCT／IICTIP核的实现。 帧内预测分为编码实现和解码实现，两种实现对模式并行度的要求不同，需要采用不同的可重用设计方法。本文以AVS帧内预测的实现为例分析了基于运算部件的可重用设计在解码器(Decoder)中的应用，以H．264帧内预测的实现为例分析了基于结构的可重用设计在编码器(Encoder)中的应用。