论文来源于某公司的32位嵌入式RISC微处理器“ENOD”，本文完成了Cache系统的设计与实现。 ENOD是一款32位、符合IEEE-1754(SPARCVS)结构的微处理器。ENOD的设计目标主要是权衡性价比、可靠性、可移植性、可扩展性、软件兼容性等。它兼容SPARC V8指令集。 ENOD的Cache系统采用经典的哈佛结构，即指令Cache与数据Cache分立。该结构消除了数据引用与指令引用之间的冲突，使得取数据与取指令能同时进行，因而大大加快了处理速度。在哈佛结构的基础上，EOND采用流水线操作以减少指令执行时间，从而进一步增强了处理器的数据处理能力。按照功能将Cache系统划分成不同模块，然后按照自顶向下的设计思想进行设计并实现。所设计的Cache系统主要包括指令Cache控制器、数据Cache控制器和数据接口。本论文详细讨论了Cache的低功耗设计。在满足嵌入式RISC处理器速度要求的基础上，采用串行访问Tag／Data SRAM的方式来降低微处理器Cache的功耗。论文在模块级、子系统级和芯片级三个层次上分别对Cache模块进行了功能仿真。通过编码优化，提高了Cache模块的工作速度。综合后的结果表明Cache系统的时序达到了设计要求。 通过本论文的研究工作，为今后的系统开发积累了经验，而且还为进一步探讨嵌入试微处理器Cache系统的设计提供了很好的借鉴。