随着集成电路技术的不断发展,集成芯片系统(SoC)由于具有体积小、工作速度快、功耗低、制作成本低和便于IP核的复用等优点,已经成为集成电路设计的热点之一。一些集成电路设计公司都相继研制出具有自主知识产权的SoC芯片。而在SoC设计中,处理器设计占有相当大的比重。处理器的SoC技术能够明显提高整个系统的工作效率,可以提供很好的成本效益,因而具有广阔的市场前景。 本文主要面向工业控制和低端信号处理领域,研究RISC微处理器和DSP双内核集成芯片系统的设计方法。其中作为主处理器的微处理器采用的是ARM简化后的体系结构;而DSP则采用一种简化的基于C54的体系结构。处理器之间的通信由DSP的主机接口实现。系统的验证和综合主要采用硬件描述语言对系统进行行为描述。 本文内容安排如下: 第一章绪论简述SoC技术背景和SoC处理器发展情况,然后概括介绍本文的主要工作。 第二章讨论现有几种主要的SoC处理器的体系结构,并对它们的优缺点进行分析。文中重点研究了一种基于RISC微处理器及DSP双内核集成芯片系统方案,介绍了方案中各主要部分的总体架构,并详细分析了处理器之间的通信方式。 第三章对SoC设计方法进行了探讨,论证了用硬件描述语言对系统进行验证与综合的优越性,并介绍了本文在集成芯片系统方案的验证中使用的方法。 后两章对主处理器和DSP进行分析验证与综合,是本文的核心部分。其中,第四章在分析主处理器体系结构的基础上对其子模块进行验证和综合。第五章分析了DSP的架构,并对算术逻辑单元和乘/累加器进行了验证与综合,然后在乘/累加器性能比较的基础上证明了本方案中DSP的优越性。这里,着重双内核SoC设计方法的研究以及系统子模块的性能分析,是论文的创新之处。