为了解决嵌入式处理技术的高速发展所带来的挑战,同时满足未来嵌入式系统的发展需要,国际上领先的半导体厂商联合拟定了一种可实现任意拓扑和点对点操作、高效且具有很高可靠性和有效拥塞控制的高速互联协议—RapidIO^[1]。RapidIO互连架构满足了嵌入式基础设施在应用方面的广泛需要,满足了嵌入式系统内部互连要求。本文通过以下几个方面开展研究,充分阐述基于该高性能处理器上RapidIO接口的设计与验证工作。1.针对该款处理器应用场景中面临大数据量吞吐的情况,要求在芯片中采用串行RapidIO接口以满足性能需求规范。其中该处理器是一款双核高性能SOC,其CPU核基于PowerPC体系结构,并拥有丰富的高速片上外设,包括RapidIO接口、PCIE接口及以太网接口等。该款处理器能够为嵌入式网络、电信、航空航天与国防、存储、工业等诸多应用带来突破性的性能、连接特性和集成度。2.通过对串行RapidIO协议的深入研究,掌握协议的实现方式,理解逻辑层、传输层和物理层中具体字段的含义和组成方式,设计出满足该处理器性能规范要求的RapidIO接口,具体包括实现完整事务包的封装、链路通道端口初始化、事务包的发送与接收以及8B/10B编码解码等操作。其中重点对物理层的关键电路进行优化设计,包括通道状态机的实现、8B/10B编码单元的正确编解码以及串并转换电路的应用等,使最终设计出的RapidIO接口符合RapidIOv1.3协议规范。3.本文采取基于VIP平台组件的解决方案验证该款接口,采用先进的VIP组件和UVM平台搭建出基于VIP组件的UVM验证平台,验证高速串行RapidIO接口。通过完善的验证计划在主机模式和从机模式下充分验证,最终满足处理器的性能要求。其中VIP组件是一款通用验证IP,可以广泛的验证多种外设接口。UVM方法学是一个以SystemVerilog类库为主体的验证平台开发框架,验证人员可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。