随着计算机技术和通信技术的不断发展与融合，一方面，计算机与其它终端设备的性能不断提高，处理数据的速度不断增大；另一方面，计算机和其它终端设备之间的通信速度要求越来越高，调制解调器处理信号的速度也越来越快。连接终端与调制解调器进行串并数据格式转换和信号控制的电路是串口通信接口电路。对于普通的串口通信电路，当由于缓存数据的容量较小，就会导致在高速的通信系统下，接口电路频繁向终端发送中断请求，这样就会降低终端设备处理器的工作效率，同时也降低整个通信系统的速度，不利于实现高速的通信。本论文所涉及的实验，改进了传统的串口通信电路缓存容量小的缺点。在计算机或终端设备与接口电路之间加入FIFO(先入先出)存储器，用来缓存要存储的数据。由于基于FPGA（现场可编程的逻辑门阵列）的逻辑器件设计的电路具有低功耗，高性能，设计方便，可扩展，可重复等优点，本实验对整个电路的设计都采用FPGA可编程的方式。分别基于FPGA设计异步高速FIFO存储器，串口通信接收与发送电路的各个模块。再对整个电路进行综合与仿真，得到了较为理想的结果。本文的重点是将FIFO存储器用到串口通信的接口电路中，对整个电路进行综合与仿真评估。在文章的第二、三章，也对FPGA的相关基础和串口通信的知识与标准做了相应的介绍。文章的第四章，对电路的设计思想以及FIFO的相关原理做了简要的介绍。