在精度超过10位和采样速率达几百MSPS的应用中，流水线ADC已经成为最流行的模数转换器结构，它可以涵盖很广的应用范围，包括CCD成像、超声成像、数字接收、基站、数字视频、xDSL、线缆调制解调器以及快速以太网等。MDAC的性能关系到整个ADC的性能，是流水线ADC中最重要的模块之一。　　 论文讨论了高精度高采样率流水线ADC中MDAC的设计，首先建立了ADC的系统模型，分析了流水线ADC中的各个误差源对ADC整体性能的影响;根据ADC总体性能的要求，讨论了各个模块的设计要求，对流水线ADC的功耗进行了分析并且介绍了一种功耗的估计算法;在综合考虑性能和功耗的情况下确定ADC的整体结构和第一级MDAC的结构。本设计中MDAC采用3.5bit电容复用的结构，使用了清零相位以减小电容上残余电荷的影响，而为了减小电容失配的影响，使用了一种新的电容平均技术;在此基础上，基于0.18μmCMOS工艺完成了MDAC的电路设计，包括伪随机数发生器、桶形移位器、高速高增益运算放大器和开关。　　 本论文完成了MDAC的版图设计及后仿真，仿真结果表明:在采样时钟为100MHz，输入11.03515625MHz、-1dBFS的正弦信号时，MDAC输出SINAD为77.9dB，SFDR为89.2dB，消耗电流47.3mA，其性能指标达到设计要求。