论文部分内容阅读
随着嵌入式系统性能和图像压缩技术的不断提高,如何在嵌入式平台实现高效率的视频编码器一直是研究的热点。而现行的基于嵌入式平台的视频编码器的研究主要是通过嵌入式DSP(数字信号处理器)平台来实现的。DSP的特点是运算能力强和运算速度快,而随着流媒体的广泛应用以及视频编码复杂度的提高,现有的单核DSP系统很难满足视频编解码的数据传输量大,可并行性高等特点,而多核DSP系统为视频编解码数据处理提供了有力的平台。本文针对通用双核DSP处理器MPC8641D的内存结构和Cache特点,研究和对比分析了实现高效率的视频编码器的各种基本框架结构,设计了一种适用视频编码器的通用双核DSP处理器,来提高视频编码程序在DSP平台上的工作效率。同时,为了能更加充分地利用DSP资源,保证图片压缩后的质量,本文通过实验分析对比了能够实现高效率视频编码的码率控制参数。另外,为了更加高效的利用DSP的资源来实现高效率的视频编码器,本文针对双核DSP平台下的L2级共享缓存的几种经典Cache替换算法,如LRU,MRU,RAND等进行深入的研究和对比分析,提出一种适合双核DSP平台下视频编码器的LRU2-MRU混合替换算法,该混合算法提高了视频编码器程序数据的Cache命中率和使用效率。飞思卡尔公司生产的嵌入式处理器MPC8641D通用双核DSP是性能较高的PowerPC双核处理器,具有比较高的信号处理能力,并拥有128位的矢量处理引擎和双内存控制器,可对内存进行低延迟、高宽带的访问,为实现高效率的H.264编码器提供了条件。MPC8641D的两个PowerPC e600内核之间也可以通过高速内部总线来交换信息。本文首先在Simics模拟器上模拟了基于嵌入式MPC8641D处理器的通用双核DSP,并通过三组实验验证了提出的LRU2-MRU算法的有效性。其次将视频编码器的代码移植到所架构的双核处理器上,并通过四组实验验证了在LRU2-MRU算法下,视频编码器的编码效率最优。最后的实验表明本文研究和实现的基于通用双核DSP平台下的视频编码器Ⅰ帧的编码时间与LRU-MRU算法和LRU算法的相比分别缩短了4.95%和21.47%,P帧的编码时间分别平均缩短了15.32%和37.5%。P帧的运动估计时间分别缩短了21.4%和25.49%。实验证明,改进后的视频编码器能有效提高编码速度和图片的质量。