Turbo码自问世以来以其卓越的性能受到了学术界和工业界高度关注,迅速成为研究热点。同时,随着研究的深入以及取得的丰硕成果,Turbo码已经广泛使用于无线通信,卫星通信等各种实际系统中,并成为系统的关键性模块。然而随着技术的进步,对Turbo码译码器的性能、灵活性、开发周期等都提出了越来越高的要求。TTA架构是一种新型的专用处理器架构,用TTA架构开发的专用处理器性能强劲,灵活性高并且易于维护与扩展,是一种理想的Turbo码译码器实现架构。本文正是基于TTA架构,研究高性能Turbo译码器的设计。文中首先简要描述了TTA架构的特点以及其集成开发环境TCE的组成和使用方法,同时总结了TTA架构处理器设计的一般流程。然后从Turbo码原理入手,概述了Turbo码的编码结构及特点,参考有关文献详细推导了MAP系列的三种译码算法,从性能与实现复杂度等角度做了进行了比较。同时,重点阐述了适合硬件实现的子块并行译码算法,并使用C语言搭建了仿真平台,对子块并行度、迭代次数、码长等因素对译码性能的影响进行了仿真与分析。最后,通过仿真对并行译码算法进行了定点化工作,并给出了定点化的性能损失。接着,根据TTA架构开发特点,文中详细给出了SISO模块和交织模块的功能设计,包括SISO模块中分支度量、状态度量、比特似然比及外信息等参数计算的详细步骤与电路设计,交织器并行化实现的详细推导与电路设计。最后,针对设计的功能单元,文中还提出了两种译码器结构,即以SISO为功能单元的大颗粒度功能单元译码器结构和拆分SISO的小颗粒度译码器结构,在TCE仿真工具下,对两者的译码性能进行了测试并对测试结果进行了分析,给出了功能单元设计颗粒度选择的一般性结论。本文对TTA架构下Turbo译码器的设计进行了探索,验证了子块并行译码算法在TTA架构下实现的可能性,同时针对Log_MAP算法设计的功能电路也具有一定的通用性。此外,对于TTA架构下设计Turbo译码器,功能单元颗粒度选择问题进行了探索并给出了一般性结论,有一定的参考意义。