本文首先对DDFS及其各个组成部分的基本原理和结构进行了介绍,然后对DDFS设计的几种主要方法进行了分析,在设计中取代了ROM查找表的使用。采用插值法设计可以达到取代ROM查找表的目的。用一系列多项式方程来分段近似正弦波,通过计算电路得到正弦波输出,实现DDFS的功能。而各多项式方程式系数由MATLAB软件拟合得到,根据MATLAB拟合波与理想正弦波之间的误差,可以判断拟合波的近似程度,最终确定本论文采用的是线性插值法和抛物线插值法结合的类线性插值法。这种插值法的计算复杂度比纯采用抛物线插值法低,并且精度比纯采用线性插值法高。本论文设计的DDFS包含相位累加器和相位-幅度转换模块两部分,在FPGA(Field Programmable Gate Array,现场可编程门阵列)平台上实现,结合FPGA的资源情况进行电路设计。其中,相位累加器由加法器和寄存器级联实现,而相位-幅度转换模块中,平方运算由一个乘法器实现,大量的乘法运算由加法器和移位器实现,而系数选择则用数据选择器完成。本文从动态功耗着手,分析DDFS设计中的动态功耗,提出一种基于活动因子的动态功耗分析方法。通过计算出电路中各个基本逻辑模块的电平切换次数,进而根据电路结构计算出整个电路的电平切换次数,整个电路的电平切换次数越多,相应动态功耗将越大。为了验证提出的动态功耗分析方法是否有效,以及本文提出的DDFS设计是否能降低功耗,将本文设计的DDFS和其他文献的设计在FPGA平台上验证,测出不同时钟频率下的动态功耗,并与提出的动态功耗分析方法的估算结果对比。对比发现,本论文设计DDFS在FPGA上的动态功耗仅为相同情况下参考文献中DDFS动态功耗的20%~30%。该结果证明,本文提出的动态功耗分析方法是可靠的,且本文设计的DDFS功耗较其他设计有所降低。结合实验室实验条件和设计要求考虑,本文分别在Xilinx Virtex-5 ML507开发板和Altera Cyclone II开发板上搭建DDFS验证平台。用Chipscope和Signal tap进行在线调试,并用示波器观察DDFS的输出模拟正弦波形。最后,将本文设计的DDFS以0.18μm TSMC CMOS工艺完成流片。本文设计的DDFS频率分辨率高,为0.023 Hz,频谱纯度高,SFDR值达96.43 dBc,且功耗低,电路结构简单,容易实现。