由于低供电电压、低功耗、高集成度、便于实现VLSI片上集成等优势,CMOS图像传感器逐渐成为市场主流产品,随着工艺的进步,CMOS图像传感器的面积越来越小,使其在高清领域的应用成为可能。目前,已出现4K×4K像素的高分辨率CMOS图像传感器,制约CMOS图像传感器分辨率的一个重要因素是读出电路的面积和功耗,在便携式产品中功耗问题更加严重,本文旨在研究高精度低功耗的读出电路和其中模数转换器(ADC)的设计。文中详细分析了读出电路架构的选取以及模数转换器的选择原则,单积分型ADC由于其结构简单、功耗低、用在列并行结构中一致性好等特点,被广泛应用于读出电路中。本文针对Two-Step SSADC进行了深入的研究,通过MATLAB建模分析了各种非理想因素,从而得出了必须的设计参数。设计中采用了14bit、70MHz的DAC作为列并行ADCs的Vramp Generator,消除了传统单积分型ADC因为工艺误差、温度系数以及时钟误差等因素而使转换精度受到限制的缺点。DAC作为全局共用的Vramp Generator降低了系统的整体功耗。文中较为全面的总结了高精度DAC的设计方法步骤,具体的分析了设计过程中各个参数的计算方法,并且研究了DAC的几种校准方法。在GLOUBLEFOUNDRY0.18um IC工艺下实现了14bit的电流舵型DAC,仿真表明满足设计要求。本文在GLOUBLEFOUNDRY0.18um IC工艺下,实现了14bit、100KHz的512列的列并行单积分ADCs,仿真结果显示,其INL,DNL均小于±1.5LSB,ENOB在125KHz采样率时为11.2位,每列功耗约为[email protected] VDD。