随着便携式电子设备在消费电子、医学设备及工业仪器等领域的应用日益广泛，集成电路作为便携式电子设备中的核心部分，近几十年来得到了飞速发展。以往集成电路设计中，芯片的工作速率以及面积是设计者考虑的主要因素，功耗问题常被忽略。随着半导体制造业的不断发展，功耗问题日益严重，成为集成电路继续发展的瓶颈。随着集成电路的飞速发展，电路的集成密度和工作频率逐渐提高的同时，芯片的动态功耗和漏功耗也在不断增大。首先，集成电路工艺特征尺寸已经进入了纳米级时代，晶体管沟道长度的缩小，有效提高了芯片的集成密度，但也导致了漏功耗呈指数形式增加。其次，上个世纪70年代，Intel公司推出的世界上第一台微处理器4004主频为108KHz，今年Intel公司推出的酷睿i7处理器主频达到了2.9GHz。处理器高速运行，有效增加了芯片每秒钟的运算次数，但也引起了动态功耗上升。如何降低功耗是目前集成电路设计的热点。电路的动态功耗与电源电压呈平方关系，降低电路的电源电压能直接有效减小电路功耗，但也会引起电路延时的增加。本文采用NCSU PDK的45nm CMOS工艺，将电源电压降低至标准电源电压与阈值电压之间，不单一追求电路的高速率或低功耗特性，着重以能耗延时积作为电路的衡量指标，综合考虑电路在近阈值范围内的能耗与延时，探索电路在不同电源电压下的能耗延时积特性。本文致力于近阈值时序电路的设计，通过研究时序电路重要组成部分—触发器在不同电压下的特性，探索电源电压的最优值。通过HSPICE仿真得出能耗延时积在0.8V-0.9V之间(标准电源电压为1.1V)能取得最小值，不同逻辑风格电路的电源电压最优值不同的结论。本文结合低漏功耗技术，提出了三种低功耗触发器的新结构，并应用到时序电路中，为近阈值时序电路的实用化作了一次探索。本文采用SMIC130nm工艺设计了一种异步带复位、置位功能脉冲型D触发器标准单元，并应用到序列信号发生电路中，为低功耗ASIC设计作了一次有益尝试。本文的主要内容包含以下几个部分：1、阐述了近阈值电路的低功耗理论基础。本文通过对六种典型触发器在不同电源电压下的能耗、延时等特性的调查，以能耗延时积作为电路的主要指标，寻找电源电压的最优值。2、结合双阈值技术，设计了无反馈双阈值传输门D触发器，并应用于近阈值十进制计数器电路中，HSPICE仿真结果表明其能耗、延时和能耗延时积等特性优于传统的触发器，适用于低功耗的应用场合。3、结合功控休眠技术，提出了功控有比CMOS逻辑D触发器，并应用于近阈值五进制计数器中。结果表明该触发器在待机状态下漏功耗低于典型的触发器，适用于待机时间较长的应用场合。4、结合沟道长度调制技术，提出了脉冲型有比CMOS逻辑D触发器，并应用于近阈值五进制计数器中。与典型的脉冲型触发器相比，具有晶体管数量少、功耗低的特点，适用于对频率和功耗都高要求的应用场合。5、采用SMIC130nm工艺，设计了带复位、置位功能的钟控CMOS逻辑D触发器标准单元，与SMIC130nm标准单元库的同类触发器单元相比，具有面积小、功耗低的特点。通过EDA工具验证，建立的标准单元能被用于Cell-based的低功耗ASIC设计。