本课题为IP核设计关键技术研究(战略创造推进事业Core Research for Evol- utional Science and Technology)里的一个研究点,其中涉及到对高性能IP核的设计以及IP核再利用等关键技术的探索研究,本研究即来源于此。IP核是一段具有特定电路功能的硬件描述语言程序,按照处理器IP核的位数不同,4位、8位、16位和32位IP核已经被相应开发。然而,现有的处理器IP核只能处理固定位数的程序。客户们经常不得不购买不同位数的IP核以处理相应位数的程序。因此,从IP核使用的方便性以及经济划算角度考虑,我们急需要开发一款能够执行不同位数程序的IP核。本文设计了一款高性能,多对象IP核,设计主要包括三个方面:1)指令集设计:在MIPS32指令集的基础上,添加了MIPS16的指令集给这款IP核,并定义了它们。2)寄存器文件设计:MIPS16的寄存器采用片上RAM的设计实现方法,MIPS32的寄存器主要采用原逻辑单元实现方法。3)握手协议设计:采用了实验工具WIPER,通过WIPER选择位宽,建立了软件WIPER和这款IP核源代码之间的特定协议。这款IP核有三个主要特点:1)广泛的应用型2)高性能3)低功耗。并且,在此基础上,我们通过对这款新型IP核的再设计,删除了这款IP核的乘法指令,得到了一款性能更佳优异的专用型IP核。