随着集成电路制造技术的不断发展,芯片的速度和集成度显著提高,导致芯片功率密度显著增大。同时,为了延长移动设备中电池的使用时间、降低芯片的散热和封装成本,则希望降低芯片的功耗。因此,电路功耗就成为了芯片设计时需要重点考虑的因素。多米诺电路因其速度快、后端版图面积小等优点,被广泛应用于各种复杂逻辑电路的关键路径部分,其低功耗设计对降低整个电路的功耗意义重大。因此,如何降低多米诺电路的功耗已经成为CMOS多米诺电路设计与研究的重点。本文首先介绍了低功耗电路设计的背景知识,其中包括了CMOS电路的功耗组成以及几种降低电路功耗的常用技术,分析了多米诺电路的工作原理和特点。其次,根据多米诺电路的功耗特点,提出了两种新的低功耗设计方案。第一种方案为浮栅控阈多米诺电路,在介绍了浮栅MOS器件的基本结构、工作原理和特点之后,分析比较了浮栅MOS器件的阈值可控性和漏电流情况,并在此基础上提出了浮栅控阈多米诺电路。第二种方案为新型电压缩放多米诺电路,介绍了该电路的工作原理和特点,并以几种常用的多米诺门电路为例做了该方案与其他几种传统技术的功耗对比。HSPICE仿真结果表明,提出的两种设计结构均实现了多米诺电路低功耗的目标。