随着集成电路和微电子技术的快速发展,各种行波故障测距算法得以在高性能的硬件上实现。很多产商推出了针对高压输电线和电力电缆的行波故障测距装置,然而,由于铁路10kV输电线的中性点采用非有效接地,发生接地故障时产生的故障信号特别微弱,而且不仅有混合线路,还有众多分支,实际检测时因为诸多干扰和复杂的影响因素,特别容易出现检错、检漏和精度低的情况。针对高电压等级的行波故障测距装置并不对其完全适用。FPGA有着高速和并行的优势,并且灵活可编程,开发周期短。因此,基于FPGA器件研制一套针对10kV输电线行波故障测距装置,对于保障10kV输电线安全可靠运行,提高故障测距精度有着重大的意义。本文针对10kV小电流接地系统的故障特点,研究了故障测距的原理和实现,设计了基于FPGA的行波故障测距装置。论文的主要工作和研究成果如下:首先,通过MATLAB/Simulink的PSB库建立了仿真模型,对10kV小电流接地系统的故障特征进行了模拟和仿真,获取了故障瞬间产生的暂态行波信号。其次,设计了行波故障测距硬件装置的内部逻辑电路,包括全局时钟管理、AD转换、相模变换、小波滤波、故障距离计算、SDRAM大容量存储以及不同时钟的FIFO接口电路。最后,对所设计装置的各功能模块进行了时序仿真和板级测试,结果表明,所设计的FPGA硬件装置时序稳定,精度更高。