随着集成电路的设计和制造工艺的迅速发展,尤其是多芯片组件(MCM)、高密度板上系统(SoB)和片上系统(SoC)等的出现,混合信号电路的集成度越来越高,测试变得越来越复杂,已经成为长期以来制约其发展的瓶颈。而可测试性设计(Design For Testability,DFT)是解决这一问题的主要手段,其中内建自测试(Built-In Self-Test,BIST)以其有较高的故障覆盖率和能完成自测试的优点成为一种广泛应用的DFT技术。　　本文在深入研究BIST技术原理的基础上,对混合信号电路的BIST结构进行了探索。针对数模混合信号电路测试所面临的困难,通过研究其电路的一般结构,提出一种基于数/模分块的测试方法,并对混合电路的分块方法进行了讨论。以此为基础,对于分块后的数字电路,研究一种可重构的BIST方法,重点讨论了可重构测试矢量生成器和响应分析器在电路分块测试方案中的复用问题。而对于模拟部分,研究了一种以方波信号作为测试激励,通过比较电路的响应输出波形变化来诊断故障的模拟电路BIST方法,并重点对最佳测试矢量频率和最小响应输出采样点数的选取进行了讨论,此方法结构简单,易于集成,减小了测试代价。最后,依据讨论的数字电路和模拟电路BIST方法,完成对混合信号电路整体BIST方案的设计,着重讨论了其整体BIST控制器的设计和在整体BIST控制器控制下的测试矢量生成器和响应分析器的复用问题。　　仿真结果表明,整体BIST方案能够较好地完成对设计的典型混合信号电路的测试。基于数/模分块的测试方法,可以降低测试的复杂度,提高测试效率,对混合信号电路测试技术的发展具有一定的意义。