论文部分内容阅读
本文结合国防预研项目“通信处理器SoC设计关键技术研究”，对通信处理芯片内部通信协议控制器的设计进行了研究。本文首先介绍了Motorola公司通信处理器的基本架构PowerQUICC，重点介绍了其中通信处理模块CPM及其子模块的结构和特点，子模块包括CP、双端口RAM和FCC等。CPM可支持多种通信协议，本文主要研究的是支持ATM和HDLC协议的控制器。为了便于理解这两种协议控制器的设计方案，本文对这两种协议的工作原理进行了简单的介绍。然后本文研究了ATM协议和HDLC协议控制器的工作原理和设计方案，包括其发送和接收数据的工作过程和相关的存储功能及结构。对于ATM协议控制器，还重点研究了其在数据接收过程中的VPI／VCI地址映射机制和在各种业务类型的信元发送过程中负责流量控制的APC单元，并设计了流程图来描述一个AAL5信元的收发过程。在研究HDLC协议控制器的工作过程和有关存储结构的基础上，本文提出一种HDLC控制器的硬件实现方案。在该方案中按照HDLC协议控制器的功能要求详细设计了控制器发送器和接收器的组成结构、各子模块的工作过程及功能。最后，我们用硬件描述语言Verilog HDL实现了HDLC控制器模式的FCC设计方案，并在ModelSim软件中进行了功能仿真，控制器在各种输入情况下均能工作正常，证明方案设计正确，达到预期目标。