卷积神经网络(Constitutional Neural Networks,CNN)具有良好的非线性拟合性，因此被广泛应用于图像分类，语音识别和目标检测等领域。随着CNN的发展，模型的大小和计算量剧增导致CNN模型只能在特定平台使用，无法实现专有化和小型化。现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)具有高性能、低功耗及可重构等特点，在进行CNN加速设计时，可以充分利用其内部的并发性和并行性来提高卷积运算效率。因此，本文以提高CNN模型的运算效率、降低模型的资源消耗和功耗为目的，基于FPGA开发平台，对模型推理过程的模型加速设计及手写体数字识别应用进行研究与实现。
　　本文通过学习CNN的原理、结构和数据处理过程，从模型优化和硬件加速两个方面进行CNN加速研究。模型优化方面，通过对LeNet-5模型进行结构优化和参数整型化，实现一个更适合在硬件平台实现的手写体数字识别模型RLeNet。硬件加速方面，本文使用C语言实现CNN硬件模拟器，分析模型各层的最大并行度，从硬件实现和资源占用两方面探索模型优化加速的可能。最终，本文在FPGA平台采用软硬件协同的方式实现了RLeNet加速器的设计，其中软件部分实现手写体数字图片的收集、处理与传输，硬件部分实现RLeNet的硬件加速与优化设计。在硬件加速部分，本文采用自底向上的方式，首先实现了卷积、池化及通信等各模块的设计，之后通过并行结构优化、字长选择、资源复用及并行流水等方法进行优化加速，最后完成RLeNet整体数据通路的设计。
　　手写体数字识别RLeNet加速器设计完成后，将其封装成通用手写体数字识别加速器IP并进行测试。测试结果表明，加速器IP的准确度为96.18%，在200MHz时钟下，模型预测一张图片的时间约为20.3μs，功耗为0.419W，资源消耗约占系统资源的1/3。另外，本文搭建了手写体数字识别的实测平台，通过上位的机摄像头抓取图片并发送给下位机加速器，加速器接收图片并进行预测，输出预测结果。