论文部分内容阅读
随着科技的发展,纠错码和差错控制技术在我们的生活里扮演了越来越重要的角色。利用纠错码可以降低各类数字通信系统以及计算机存贮和运算系统中的误码率,提高通信的质量。使用纠错码来避免数据的重发的技术称为前向纠错。RS码就是一类最强大和被广泛使用的前向纠错码。由于RS码具有同时纠正突发错误和随机差错的能力,且纠正突发错误更有效,因而被广泛应用于各种差错控制方案中。本论文在综合了国内外近年来在RS码编译码算法及其实现以及相关技术研究进展的基础上,经过系统深入的研究,最终采用分解的无逆BM迭代算法对RS码的解码算法进行了硬件实现,并下载到Xilinx公司的VirtexⅡ系列xc2v1000器件中,经验证功能正确。本论文的设计是RS(204,188)码的编解码实现,其最大纠错能力为8,主要展开了以下几个方面的工作: 1、对通用的RS编解码算法进行了分析和比较。 2、对有限域基本算法,包括加法、乘法以及求逆的实现进行了研究,并在Matlab中进行了软件编程,最终综合了性能及速度等因素,使用了比较简单、易于实现的逻辑运算作为硬件实现的基础。 3、使用上述加法、乘法以及求逆的基本单元对RS编码算法进行了实现。 4、对较复杂的译码算法进行了重点设计,最终采用了分解的无逆BM迭代算法对译码算法进行了实现。译码算法主要包括求伴随式、关键方程求解、钱搜索以及求错误值等几部分。采用的算法在硬件实现的面积和时延上较常规算法均进行了优化。 5、所有硬件实现模块使用Top-Down的设计方法,用Verilog代码进行代码编写,并在Xilinx公司的XST软件中进行了综合以及最后的下载验证,下载至xc2v1000器件中,经验证功能正确。经XST工具综合,编码模块的运算速度可达到162MHz,解码模块的运算速度可达到93MHz,可以满足高速运算的要求。 6、对算法的ASIC实现进行了初步的探讨,这是我们下一步的工作。