随着信息技术的飞速发展，数据交互的流量越来越大，对数据传输的速度也越来越高。特别是在航天、武器、雷达、空间探测等领域，不仅数据量比较大，而且需要远程实时传输，这需要电子系统设备保持长期稳定、有效且高速的数据传输以保证数据的实时性和有效性。传统的并行总线互联技术因为需要占用大量的芯片管脚与印制板空间，随着更高的数据传输速率的需求，多条信号线之间几乎无法实现完全同步。为了抵消串扰需要在多条信号线中间插入隔离地线从而使总线数目突增，造成板级布线的难度和复杂度急剧增加，也无法满足电子系统小型化的需求。同时并行总线由于在布线时很难保证每条线路长度与电气特征一致，从而导致信号到达时间不同，容易出现信号偏移。相比而言，高速串行传输只需要少量的信号线就可以实现很高的传输速率，通常传输速率可以达到吉比特。高速串行总线采用差分接口进行信号的传输，如LVDS接口、CML接口等，差分信号接口在数据接收发送端之间采用点对点的连接结构，从而使之具有数据传输速度快、传输的错误率低的优势。串行传输减少了芯片管脚数量的使用，从而降低了印制板布局布线的难度，节约了开发过程中的成本，能够实现高速率的远距离数据通信，因而被广泛地应用到各种数据通信系统设计中。因此，本论文首先介绍了FPGA（现场可编程逻辑器件）和用于实现FPGA设计的硬件描述语言，然后分析了PCI总线接口和光收发模块外围电路的设计，研究了GTP高速串行数据传输接口以及数据传输过程中使用的Aurora数据链路层协议，最后提出了基于FPGA的高速光纤数据传输板卡设计方案，实现了串行传输速率为3.125G/s的光纤数据传输。在板卡设计过程中，FPGA主要完成对整个板卡的逻辑控制和提供高速串行数据的收发的通道，PCI接口主要完成板卡与上位机之间的数据交互，光收发模块主要完成板卡与其他设备之间的数据互联。在设计中选取了VHDL硬件描述语言，利用ISE13.4FPGA设计软件采用自顶向下的设计方法完成了VHDL代码的设计，并使用ISE13.4自带的仿真工具对所设计的代码进行功能仿真以验证所设计代码的功能正确性，最终完成上位机和板卡的联合测试。测试采用光纤模块自发自收的方式，即将光收发模块的发送端和接收端通过光纤线缆连接，上位机发送的数据经过FPGA处理之后经过光收发模块的发送端和接收端又送回给上位机。测试结果表明，板卡的数据传输功能正常，达到课题的预期目标，本课题的成功设计与实现将为其他硬件工程师采用FPGA实现高速串行数据传输提供很好的参考。