模数转换器(Analog to Digital Converter, ADC)是连接模拟信号与数字信号的桥梁,其转换速率和分辨率决定了信号系统能够处理的最大信号频率与最小信号幅度,随着第四代无线通信技术的迅速普及并向第五代无线通信技术发展,无线通信系统和移动传感网络对ADC的性能提出了更高的要求。流水线结构ADC实现了对精度和速度的良好折中,在无线通信和高清视频等领域拥有广泛的应用前景和研究价值。本课题在详细分析了流水线结构ADC的工作原理与结构特点的基础上,论证了限制该结构转换速率与精度的非理想因素并提出了解决办法。结构上,本课题采用无采样保持放大器技术,减小了系统噪声与功耗,使用比较相位提前和采样路径匹配技术,解决了无采样保持放大器带来的影响；只在第一级与第二级电路之间采用电容缩放技术,既减小了第一级电路的负载,又保持了后级电路的一致性。本课题先从系统入手为各个单元电路制定了性能指标,并对各种噪声源进行了噪声能量预先分配,为了提高转换器的转换速率,运算放大器全程进行线性建立。设计了高增益高带宽的折叠共源共栅增益增强型运算放大器以满足系统的精度和速度要求。为了满足系统线性度要求,设计了高线性度的采样电路,完成了比较器、子ADC、时钟电路等模块电路的设计,并对由模块电路组成的整个系统,进行了仿真验证。本课题采用了TSMC 0.18μm IP6M CMOS工艺,在1.8V电源电压下,设计了采样率为150MS/s、12比特精度的流水线结构ADC。电路仿真结果表明,当ADC采样率为150MS/s时,系统SFDR为81.6dB,SNDR为69.5dB,ENOB为11.3bit,核心电路功耗为273mW。