随着第五代移动通信(The 5th Generation Mobile Communication,5G)技术开始逐渐商用,研发一款5G终端模拟器对于推动5G商用进程具有重大意义。并且正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)符号对于频率偏移很敏感,以及基站信号到达接收端会受到复杂的无线信道影响,导致物理层下行共享信道(Physical Downlink Shared Channel,PDSCH)中数据信息相较于发送端产生变化,所以频偏估计和PDSCH信道估计对5G终端模拟器性能提升具有重大意义。本文依托于重庆市重点产业共性关键技术创新专项。根据5G系统协议标准,重点研究了频偏估计算法以及信道估计算法,结合现有算法和课题要求设计出下行频偏估计方案和PDSCH信道估计方案,并对其进行现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)方案设计以及验证。论文主要工作内容如下:首先,根据协议标准研究了5G物理层特点以及关键技术,分析了5G终端模拟器的需求,在此基础上介绍5G终端模拟器的整体架构以及基带板架构设计。其次,分析频率偏移对5G系统的影响及基于循环前缀(Cyclic Prefix,CP)的频偏估计算法,基于同步信号频偏估计算法,设计了基于主同步信号(Primary Synchronization Signal,PSS)和辅同步信号(Secondary Synchronization Signal,SSS)的联合频偏估计方案,子载波间隔为30k Hz时将频偏估计范围扩大到[-7007Hz,7007Hz],子载波间隔为15k Hz时将频偏估计范围扩大到[-3504Hz,3504Hz];研究了5G PDSCH信道估计算法并根据5G系统特点设计一种信道估计方案,方案参考信号位置估计采用最小二乘(Least Squares,LS)算法、频域插值采用基于信噪比(Signal Noise Ratio,SNR)的线性最小均方误差(Linear Minimum Mean Squared Error,LMMSE)滑动插值算法、最后时域使用线性插值算法。然后,根据所提算法方案,遵循自顶向下和模块化思想对下行频偏估计和PDSCH信道估计方案进行FPGA实现方案设计。基于5G终端模拟器基带板架构,使用Verilog语言对频偏估计和PDSCH信道估计模块进行FPGA实现。最后,对频偏估计和PDSCH信道估计的各个模块进行测试验证。对比测试验证模块正确性,并对资源占用分析,验证了实现方案的合理性。