随着数字技术的不断发展，数字滤波在信号处理领域占据不可替代的地位，尤其在语音处理、图像处理、HDTV等应用中不可或缺。数字滤波不仅可以具备滤波器对幅度和相位特性的特殊要求，而且它的特性不会随着温度和电压的变化而受到影响。尤其有限长单位冲激响应滤波器(Finite Impulse ResponseDigital filter，FIR)，因为系统稳定(不存在系统极点)、信噪比高、运算速度快、线性相位的特性好、设计灵活等突出优点而在实际工程中得到广泛应用。FPGA （Field Programmable Gate Array）基于LUT（Look Up Table）的结构、布线灵活、内嵌资源丰富，特别适用于规模大、并行度高的FIR滤波器的数字实现。已有的通过传统的分布式算法实现的FIR数字滤波器在速度和资源占用方面上都存在着不足。本文采用表分割技术的分布式算法和WALLACETREE算法相结合的新型算法，在FPGA上设计和实现了一种FIR滤波器。这种算法可以有效减少乘加器的使用从而节省资源，同时结合USB串行接口技术，完成FPGA与计算机的实时交互，使参数配置及数据显示与分析更加灵活、方便。本文通过SEED-XDTK FPGA平台对所设计FIR滤波器进行了测试、仿真实验和性能分析。实验表明：与传统分布式算法相比，该技术可减少11%的Slice资源消耗量，使关键路径延迟缩小26.9%，达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标。基于FPGA的高速FIR滤波器参数配置方便，并且可满足大规模数据量处理，速度快，滤波效果良好。