随着半导体工艺尺寸缩小到纳米数量级，芯片的集成度和晶体管的工作速度都得到了显著地提高，但也导致其功耗的剧增，而手机等移动设备的使用对低功耗有迫切的需求。降低电源电压是一种有效的办法，但是随着电源电压的降低，会影响SRAM的读写能力，因此低电压下SRAM的研究是非常重要的。本文以提高SRAM在低电压下的工作性能作为主要目标，通过研究40nm SRAM的各个模块结构，并详细分析了低电压对SRAM的影响，并介绍了常用的几种读写辅助电路的设计及其优缺点。基于负位线电压的方法在写辅助电路中辅助效果好，副作用小等因素成为本文主要的研究对象。传统负位线电路是应用电容耦合原理产生负电压。因此，随着电源电压的升高，产生的负电压的绝对值越大。这样就会产生如下的副作用，比如将错误的数据写入到存储单元内部，并且降低传输管栅氧层的可靠性。本文中提出一种新型的预放电的负位线电压电路可以解决传统负位线电压的问题。在高电源电压的情况下，通过减少产生负电压的电容两端的电压差，得到的负电压的绝对值比传统负位线电路产生负电压的绝对值要小，然而在低电压下不会影响产生的负电压的大小。同时我们还采用了追踪机制有效的控制产生负电压的时间，并利用电路共享策略对面积和功耗进行优化。本课题最终采用TSMC40nm工艺库进行验证，得到的结果显示，本电路提高SRAM在低电压下的写能力，最低工作电压可以降到0.6V，并将产生的负位线电压控制在一个合理的范围内，使得晶体管的使用寿命增加，产品的良率明显提升，在高电源电压下，功耗相对于传统的负位线电路平均节省了近20%，而在面积上的开销仅仅增加3.26%。