论文部分内容阅读
视频序列中运动目标的检测是计算机视觉领域的一个重要研究方向,在安全监控、智能交通等领域都有着广泛的应用。现场可编程门阵列(FPGA)具有高度并行处理能力,为复杂图像处理算法的实时实现提供了一个很好的平台,基于FPGA的图像处理系统有着广阔的发展前景。本文设计了基于FPGA的运动目标检测系统,该系统对以后算法的改进,图像采集和显示设备更换等都具有灵活性。本文通过对目前常用运动目标检测算法的分析研究,采用基于混合高斯背景模型的背景消减法。本文首先分析混合高斯背景模型算法的硬件实现复杂度,对OpenCV混合高斯背景模型算法做出合适的定点化处理,并加入缩减图像尺寸(scale-down)方案,在Matlab下验证修改后的算法性能,达到算法性能和FPGA可实现性的平衡(trade-off)。本文所设计的运动目标检测系统采用高速CMOS图像传感器实时采集图像,本文通过line-buffer结构实现实时的双线性插值处理,将摄像头采集的Bayer格式图像恢复为RGB全彩图像；本文使用一片QDRⅡ+SRAM实现摄像头采集数据到DVI显示数据的帧率转换,并驱动DVI显示芯片TFP410在通用的DVI液晶显示器实现1024×76860fps(帧/秒)显示；该系统加入上位机控制方案,通过UART串口、12C总线和协议转换逻辑实现PC端上位机对12C器件的实时配置。在运动目标检测算法的实现过程中,本文设计了多级流水线、并行结构。本文采用一片QDR Ⅱ+SRAM作为每帧高斯参数的存储,FPGA系统工作时钟频率达到65MHz,完成一帧视频的检测需要约6ms,相比软件230ms/帧的检测速度有很大提升,远远满足30fps的实时性要求,本文利用FPGA很好的做到了算法硬件加速。本文在Altera Stratix IV开发平台上成功实现了1024x76830fps视频的运动目标检测。实验测试结果表明,本文所设计的运动目标检测系统具有较好的检测效果和抗干扰能力。